|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
360-ball Ceramic Ball Grid Array
|
|
|
|
|
|
|
|
Clock Control
- Halt State
- Stop Grant State
- Stop Grant Inquire State
- Stop Clock State
|
|
|
|
|
|
I/O-Spannung (min/normal/max):
|
|
|
3,135 Volt / 3,3 Volt / 3,6 Volt
|
|
|
Temperaturbereich (min - max):
|
|
|
|
Verlustleistung (min/normal/max):
|
|
|
1,4 Watt (Stop Clock Mode) / 5,4 Watt / 9,0 Watt
|
|
|
|
|
|
|
K6 32 Bit
- Advanced 6-Issue RISC86 superscalar Microarchitecture
|
|
|
|
|
|
|
|
|
|
|
0,25 µm CMOS (Complementary Metal Oxide Semiconductor)
|
|
|
|
|
|
|
|
MMX (Multi Media Extensions)
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
- 2-way set associative
- 32 KB separater Befehlscache zzgl. predecode cache
- 32 KB separater dual-ported write-back Datencache
- MESI protocol support
|
|
|
Sechsstufige Pipeline
Sieben spezialisierte Ausführungseinheiten
- 2 Integer Arithmetic-Logic Einheiten
- 1 MMX Multimedia Einheit
- 1 Fließkomma Einheit
- 2 Lade/Speicher Einheiten
- 1 Sprung Einheit
Mehrere komplexe x86-to-RISC86-Befehlsdekodierer
Cache Organisation und Management
- Befehls Cache
- Daten Cache
Speicher Management Register
|
|
|
|
|
Führt bis zu 6 RISC86 Befehle pro Takt aus
Zwei-Ebenen Sprungvorhersage
Out-of-order Ausführung
Spekulative Ausführung
Registerumbenennung
Befehlsvorkodierung
Datenweiterleitung
|
|
|
|
|
