|
|
|
|
|
|
|
|
|
|
|
|
|
296-pin staggered Ceramic Pin Grid Array
|
|
|
|
|
Statisches Power Management - normal state - stop clock state - stop grant state - stop clock snoop state - auto HALT state Dynamisches Power Management: - reduziert den Stromverbrauch im normal state - Chipbereiche, Datenpfade und die Kontrolllogik werden abgeschaltet wenn sie nicht benötigt werden
|
|
Kern-Spannung (min/normal/max):
|
|
3,45 Volt / 3,52 Volt / 3,60 Volt
|
|
Temperaturbereich (min.- max):
|
|
|
Verlustleistung (min/mid/max):
|
|
3,5 Watt (StopClock) / 4,4 Watt (StopGrant) / 14,8 Watt
|
|
|
|
32 Bit RISC - sehr einfache und kostengünstige RISC-Architektur - 5-stufige Pipeline mit zusätzlicher Befehls-Übersetzungs Stufe
|
|
|
0,35 µm CMOS (4-layer Complementary Metal Oxide Semiconductor)
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Multiprozessorunterstützung:
|
|
|
|
|
- 2-way set associative - 32 KB Befehlscache - 32 KB write-back Datencachee
|
|
Übersetzungs-Einheit (TU) Ausführungs-Einheit (EU) - Decodierung - Adressierung - Ausführung - Write-back X86 Zugriffs-Einheit (FU) Fließkomma-Einheit (FPU) MMX-Einheit Bus-Einheit
|
|
|
|
|
Pin-Kompatibel zum Intel Pentium MMX, AMD K6 und Cyrix/IBM 6x86MX Optimiert für 16 Bit und 32 Bit Betriebssysteme und Anwendungen
|
|