|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
CAABC, CAAWC, CAAXC, EAA2C, EAACC, EAAZC
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
940-pin lidded Ceramic micro Pin Grid Array (LCµPGA)
|
|
|
|
|
|
|
|
Power Management
- Halt state with associated programmable power savings
- STPCLK/Stop Grant protocol capable of supporting eight distinct versions of Stop Grant
- LDTSTOP_L signal support
- Memory controller and host bridge power management
- Voltage plane isolation based upon PWROK signal
- Low-power state while RESET_L signal is asserted
- On-die thermal diode
|
|
|
|
|
|
Temperaturbereich (min/max):
|
|
|
|
Verlustleistung (min I/O Power/TDP):
|
|
|
4,1 Watt (Halt/Stop Grant) / 89 Watt
|
|
|
|
|
|
|
|
|
K8 AMD64 Mikroarchitektur
- AMD64 Technologie
● AMD64 Befehlssatzerweiterung
● 64 Bit integer Register
● 48 Bit virtuelle Adressen
● 40 Bit physische Adressen
● 16 64 Bit integer Register
● 16 128 Bit SSE/SSE2 Register
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
130 nm Silicon-on-Insulator (SOI) Technologie
|
|
|
|
|
|
Befehlssatzerweiterungen:
|
|
|
3DNow! Technologie, MMX, SSE und SSE2 (Streaming SIMD Extensions)
|
|
|
|
|
|
|
|
|
|
|
|
- 2-way set associative
- separater 64 KB Befehlscache
- separater 64 KB Datencache
|
|
|
|
|
- 16-way set associative
- gemeinsamer Befehls- und Datencache
|
|
|
HyperTransport Technology
- Drei 16 Bit Links unterstützen jeweils bis zu 800 MHz Taktrate (1600 MT/s (Mega-Transfers per Second), 3,2 GB/s)
Integrierter Speichercontroller (On-Die Northbridge Logic)
- 144 Bit DDR-400 mit bis zu 200 MHz (6,4 GB/s)
- Dual-Channel Speicherinterface
- Unterstützt bis zu 4 unbuffered DIMMs
|
|
|
|
|
SMP-Architektur (symmetrisches Multiprozessorsystem)
- einzelne Prozesse können bei Multiprozessorsystemen auf alle vorhandenen CPUs verteilt werden
NX-Bit
- No eXecute Bit ist ein On-Chip Virus- und Wurmschutz
|
|
|
Multiprozessorunterstützung:
|
|
|
|
|
|
Unterstützt sowohl 32- als auch 64-Bit Betriebssysteme und Software zu 100%
|
|
