|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
321-pin staggered Ceramic Pin Grid Array
|
|
|
|
|
|
|
|
Clock Control
- Halt State
- Stop Grant State
- Stop Grant Inquire State
- Stop Clock State
|
|
|
|
|
|
I/O-Spannung (min/normal/max):
|
|
|
3,135 Volt / 3,3 Volt / 3,6 Volt
|
|
|
Temperaturbereich (min - max):
|
|
|
|
Verlustleistung (min/mid/normal/max):
|
|
|
2,25 Watt (Stop Clock Mode) / 2,56 Watt (Stop Grand Mode) / 12,6 Watt / 16,0 Watt TDP
|
|
|
|
|
|
|
K6 32 Bit
- Advanced 6-Issue RISC86 superscalar Microarchitecture
|
|
|
|
|
|
|
|
|
|
|
0,25 µm CMOS (Complementary Metal Oxide Semiconductor)
|
|
|
|
|
|
|
|
3DNow! Technology, MMX (Multi Media Extensions)
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
- 2-way set associative
- 32 KB separater Befehlscache zzgl. 20 KB predecode cache
- 32 KB separater dual-ported write-back Datencache
- MESI protocol support
|
|
|
|
|
- 4-way set associative
- gemeinsamer write-back Befehls- und Datencache
|
|
|
Das Drei-Ebenen Cache-Design unterstützt externen Level3 Cache mit Front Side Bus-Takt
Das interne Multiport Cache-Design ermöglicht das gleichzeitige Lesen und Beschreiben der Level1- und Level2 Caches
|
|
|
Sechsstufige Pipeline
Zehn spezialisierte Ausführungseinheiten
- 2 Integer Arithmetic-Logic Einheiten
- 2 MMX Arithmetic-Logic Einheiten
- 1 MMX/3DNow! Multiplikator
- 1 3DNow! Arithmetic-Logic Einheit
- 1 Fließkomma Einheit
- 2 Lade/Speicher Einheiten
- 1 Sprung Einheit
Mehrere komplexe x86-to-RISC86-Befehlsdekodierer
Cache Organisation und Management
- Befehls Cache
- Daten Cache
Speicher Management Register
|
|
|
|
|
Führt bis zu 6 RISC86 Befehle pro Takt aus
Zwei-Ebenen Sprungvorhersage
Out-of-order Ausführung
Spekulative Ausführung
Registerumbenennung
Befehlsvorkodierung
Datenweiterleitung
|
|
|
|
|
Der AMD Mobile K6-III-P ist mit der Super7 Plattform kompatibel die 100MHz FSB und AGP unterstützt
|
|
