|
|
|
850/128/100/1.7V / 850/128/100/1.75V
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
370-pin Flip Chip Pin Grid Array
|
|
|
|
|
* QBC6, QER1, SL54Q, SL5GA, SL5WB
|
|
|
* SL54Q, SL5EC, SL5GA, SL5GB, SL5WB, SL5WX
|
|
|
Powermanagement Clock Control - AutoHALT Power Down state - HALT/Grant snoop state - Sleep state - Deep sleep state
|
|
|
|
|
|
|
|
Temperaturbereich (min/max):
|
|
|
|
|
3,74 Watt (Deep sleep) / 22,5 (TDP) / 28,19 Watt (max)
|
|
|
|
11,55 Watt (Deep sleep) / 25,7 (TDP) / 30,97 Watt (max)
|
|
|
|
P6 32 Bit - dynamic execution Mikroarchitektur - dual independent Busarchitektur
|
|
|
|
|
C0, D0 (QBC6 = D0 / SL5GA = C0)
|
|
|
0,18 µm CMOS (Complementary Metal Oxide Semiconductor)
|
|
|
|
|
MMX und SSE (70 zusätzliche Streaming SIMD Extensions)
|
|
|
|
|
|
|
|
|
|
|
|
|
|
- nonblocking - separater 16 KB Befehlscache - separater 16 KB Datencache
|
|
|
- 4-way set-associative - gemeinsamer Befehls- und Datencache
|
|
Integer Arithmetic-Logic Einheit Fließkomma Einheit MMX Arithmetic-Logic Einheit Hol/Dekodier Einheit Sende/Ausführungs Einheit Übergabe Einheit Busschnittstellen Einheit GTL+ Systembus On-Die Thermal Diode
|
|
|
Integriertes Speichermanagement Mehrfache Sprungvorhersage Out-of-Order Ausführung Spekulative Ausführung Register Umbenennung
|
|
|
Engineering Samples wurden mit der Teile-Nummer und nicht mit den Prozessorparametern bedruckt * Einige OEM/Tray und Boxed Celeron wurden mit identischer sSpec verkauft. Es ist deshalb nur auf der Rechnung oder dem Label auf der Verpackung zu erkennen, zu welcher Gruppe dieser gehört.
|
|