|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
370-pin Flip Chip Pin Grid Array
|
|
|
|
|
* QEY3, QGL4, SL5LX, SL5WA
|
|
|
* SL5LX, SL5MQ, SL5WA, SL5WY
|
|
|
Powermanagement Clock Control - AutoHALT Power Down state - HALT/Grant snoop state - Sleep state - Deep sleep state
|
|
|
|
|
Temperaturbereich (min/max):
|
|
|
|
|
11,55 Watt (Deep sleep) / 26,7 (TDP) / 32,94 Watt (max)
|
|
|
|
P6 32 Bit - dynamic execution Mikroarchitektur - dual independent Busarchitektur
|
|
|
|
|
|
|
0,18 µm CMOS (Complementary Metal Oxide Semiconductor)
|
|
|
|
|
MMX und SSE (70 zusätzliche Streaming SIMD Extensions)
|
|
|
|
|
|
|
|
|
|
|
|
|
|
- nonblocking - separater 16 KB Befehlscache - separater 16 KB Datencache
|
|
|
- 4-way set-associative - gemeinsamer Befehls- und Datencache
|
|
Integer Arithmetic-Logic Einheit Fließkomma Einheit MMX Arithmetic-Logic Einheit Hol/Dekodier Einheit Sende/Ausführungs Einheit Übergabe Einheit Busschnittstellen Einheit GTL+ Systembus On-Die Thermal Diode
|
|
|
Integriertes Speichermanagement Mehrfache Sprungvorhersage Out-of-Order Ausführung Spekulative Ausführung Register Umbenennung
|
|
|
* Einige OEM/Tray und Boxed Celeron wurden mit identischer sSpec verkauft. Es ist deshalb nur auf der Rechnung oder dem Label auf der Verpackung zu erkennen, zu welcher Gruppe dieser gehört.
|
|