|
|
|
Intel Pentium 4 Mikroprozessor Spezifikationen
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Systemtakt / Systembustakt:
|
|
133 MHz / 533 MHz quad-pumped (bis zu 4,3 GB/sek Datentransfer)
|
|
|
|
|
478-pin Flip-Chip Pin Grid Array (FC-PGA2)
|
|
|
|
|
* QMU6, SL67Z, SL6D7, SL6DV, SL6PC, SL6RZ, SL6SH
|
|
|
* SL67Z, SL684, SL6D7, SL6DV, SL6EF, SL6EU, SL6PC, SL6Q8, SL6RZ, SL6SH
|
|
|
Power Management System Management Mode Taktkontrolle und Low-Power States - AutoHALT powerdown state - Stop grant state - HALT/Grant snoop state - Sleep state - Deep sleep state Thermal Monitor - Thermal Diode
|
|
|
mVIDs 1,500 Volt - 1,525 Volt
|
|
Temperaturbereich (min/max):
|
|
|
|
|
|
|
|
|
|
|
Verlustleistung (max TDP):
|
|
|
|
|
|
|
|
|
|
|
Intel NetBurst 32 Bit Mikroarchitektur - Hyper-Pipelined Technology - Rapid Execution Engine - Advance Dynamic Execution
|
|
|
|
|
|
|
|
|
|
|
130 nm CMOS (Complementary Metal Oxide Semiconductor)
|
|
|
|
Befehlssatzerweiterungen:
|
|
|
|
|
|
|
|
|
|
|
|
|
Multiprozessorunterstützung:
|
|
|
|
|
- execution trace Cache - stores 12K micro-ops and removes decoder latency from main execution loops
|
|
|
- advanced transfer Cache - 8-way set-associative - gemeinsamer Befehls- und Datencache - mit Fehlerkorrektur ECC (error correcting code)
|
|
Zwei Integer Arithmetic-Logic Einheiten die mit doppeltem Prozessortakt arbeiten Erweiterte Floating Point Unit mit 128 Bit Register Erweiterte Multi-Media Unit mit 128 Bit Register Quad-pumped FSB (überträgt vier Datenpakete pro Takt) AGTL+ Systembus
|
|
|
Advanced Dynamic Execution - Very deep out-of-order execution - Erweiterte Sprungvorhersage Spekulative Befehlsausführung
|
|
|
In Intels DataSheet wird dieser Prozessor als 2.40B GHz bezeichnet. * Einige OEM/Tray und Boxed Prozessoren wurden mit identischer sSpec verkauft. Es ist deshalb nur auf der Rechnung oder dem Label auf der Verpackung zu erkennen, zu welcher Gruppe dieser gehört.
|
|
|
|
|
|
|