|
|
|
Intel Mobile Pentium 4 Mikroprozessor Spezifikationen
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Systemtakt / Systembustakt:
|
|
100 MHz / 400 MHz quad-pumped (bis zu 3,2 GB/sek Datentransfer)
|
|
|
|
|
478-pin micro Flip-Chip Pin Grid Array (mFC-PGA)
|
|
|
|
|
* QIF4, QMX3, QRS3, SL5YU, SL6CG, SL6FF
|
|
|
|
|
Power Management System Management Mode Taktkontrolle und Low-Power States - AutoHALT powerdown state - Stop grant state - HALT/Grant snoop state - Sleep state - Deep sleep state - Deeper sleep state Address Bus Powerdown Enhanced Intel Speedstep Technologie - dynamische Reduzierung von Spannung und Takt bei niedriger Auslastung der CPU
|
|
|
|
|
|
1,20 Volt (Stromverbrauchsoptimiert)
|
|
Temperaturbereich (min/max):
|
|
|
Verlustleistung (min/mid/max):
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Intel NetBurst 32 Bit Mikroarchitektur - Hyper-Pipelined Technology - Rapid Execution Engine - Advance Dynamic Execution
|
|
|
|
|
|
|
|
|
|
|
130 nm CMOS (Complementary Metal Oxide Semiconductor)
|
|
|
146 mm2 (B0) / 131 mm2 (B0-Shrink und C1)
|
|
|
|
Befehlssatzerweiterungen:
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
- execution trace Cache - stores 12K micro-ops and removes decoder latency from main execution loops
|
|
|
- advanced transfer Cache - 8-way set-associative - gemeinsamer Befehls- und Datencache - mit Fehlerkorrektur ECC (error correcting code)
|
|
Zwei Integer Arithmetic-Logic Einheiten die mit doppeltem Prozessortakt arbeiten Enhanced Floating Point Unit Enhanced Multi-Media Unit Quad-pumped FSB (überträgt vier Datenpakete pro Takt) AGTL+ Systembus Thermal Diode Thermal Monitor
|
|
|
Advanced Dynamic Execution - Very deep out-of-order execution - Erweiterte Sprungvorhersage Spekulative Befehlsausführung
|
|
|
* Einige OEM/Tray und Boxed Prozessoren wurden mit identischer sSpec verkauft. Es ist deshalb nur auf der Rechnung oder dem Label auf der Verpackung zu erkennen, zu welcher Gruppe dieser gehört.
|
|
|
|
|
|
|