|
|
|
5962-9310503QXA / MG80486DX2-50
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
168-pin Ceramic Pin Grid Array
|
|
|
|
|
|
|
|
|
|
Temperaturbereich (min - max):
|
|
|
Verlustleistung (normal/max):
|
|
|
|
|
|
|
|
|
0,6 µm CHMOS (Complementary High-density Metal Oxide Semiconductor)
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
8 KB Level1 Cache: - 4-way set associative - gemeinsamer Befehls- und Datencache - write-through / write-back
|
|
Arithmetic-Logic-Einheit (ALU) Segmentier-Einheit (SU) Speicherverwaltungs-Einheit (PU) Übersetzungspuffer (TLB) Cachespeicher-Einheit (CU) Fließkomma-Einheit (FPU) BUS-Schnittstellen-Einheit (BIU) Interner Kontroll-BUS (ICB)
|
|
|
Integriertes Speichermanagement - Virtual Memory Support - Optional On-Chip Paging Befehls-Vorabdecodierung (IPD) Befehls-Vorababruf (IP) Parallele Befehlsausführung (Pipelining) Parity check Burst-Modi zur Beschleunigung externer Zugriffe
|
|
Multiprozessorunterstützung:
|
|
Multiprozessor-Befehle Cache Konsistenz Protokoll Level2 Cache Unterstützung
|
|
|
5962-93105 = 486er 03 = DX2-50
|
|