|
|
 |
|
|
Markteinführung der 4.Generation der 80x86 Prozessoren war am 10.04.1989, die i486DX2 Prozessoren hatten ihren Verkaufsstart am 03.03.1992. Der DX2 nutzt als Schnittstelle zum Mainboard den Sockel 2 bzw. den Sockel 3.
Intel 80486DX2 Prozessoren
|
|
|
|
|
1.200.000 Transistoren
CHMOS Fertigungstechnologie mit 0,8 µm und 0,6 µm
32 Bit CPU (Daten- und Adressbus jeweils 32 Bit)
8 KB write-through bzw. write-back L1 Cache
DX2-Prozessor mit integrierter FPU und interner Takt-Verdopplung
unterstützt bis zu 4 GB Speicher Ordering Information
|
|
|
|
|
|
5962-9310503QXA
(MG80486DX2-50)
|
|
|
|
CPU-Typ:
Kern:
Sockel:
CPU-Takt:
Bustakt:
Taktmultiplikator:
FPU:
Busbreite:
Level1 Cache:
Transistoren:
Technologie:
Produktionsdatum:
|
|
|
|
168-pin CPGA
P24 / P24S
2/3
50 MHz
25 MHz
x 2
ja
32 Bit
8 KB
1.200.000
CHMOS 0,6 µm
|
|
|
|
|
Temperaturbereich -55°C bis +125°C
|
|
|
|
5962-9310504QXA
(MG80486DX2-66)
|
|
|
|
CPU-Typ:
Kern:
Sockel:
CPU-Takt:
Bustakt:
Taktmultiplikator:
FPU:
Busbreite:
Level1 Cache:
Transistoren:
Technologie:
Produktionsdatum:
|
|
|
|
168-pin CPGA
P24 / P24S
2/3
66 MHz
33 MHz
x 2
ja
32 Bit
8 KB
1.200.000
CHMOS 0,6 µm
|
|
|
|
|
Temperaturbereich -55°C bis +125°C
|
|
|
|
5962-9310507QXA
(MG80486DX2-50)
|
|
|
|
CPU-Typ:
Kern:
Sockel:
CPU-Takt:
Bustakt:
Taktmultiplikator:
FPU:
Busbreite:
Level1 Cache:
Transistoren:
Technologie:
Produktionsdatum:
|
|
|
|
168-pin CPGA
P24 / P24S
2/3
50 MHz
25 MHz
x 2
ja
32 Bit
8 KB
1.200.000
CHMOS 0,6 µm
|
|
|
|
|
Temperaturbereich -55°C bis +125°C
|
|
|
|
5962-9310508QXA
(MG80486DX2-66)
|
|
|
|
CPU-Typ:
Kern:
Sockel:
CPU-Takt:
Bustakt:
Taktmultiplikator:
FPU:
Busbreite:
Level1 Cache:
Transistoren:
Technologie:
Produktionsdatum:
|
|
|
|
168-pin CPGA
P24 / P24S
2/3
66 MHz
33 MHz
x 2
ja
32 Bit
8 KB
1.200.000
CHMOS 0,6 µm
|
|
|
|
|
Temperaturbereich -55°C bis +125°C
|
|
|
|
5962-9310509QXA
(MG80486DX2-50)
|
|
|
|
CPU-Typ:
Kern:
Sockel:
CPU-Takt:
Bustakt:
Taktmultiplikator:
FPU:
Busbreite:
Level1 Cache:
Transistoren:
Technologie:
Produktionsdatum:
|
|
|
|
168-pin CPGA
P24 / P24S
2/3
50 MHz
25 MHz
x 2
ja
32 Bit
8 KB
1.200.000
CHMOS 0,6 µm
|
|
|
|
|
Temperaturbereich -??°C bis +??°C
|
|
|
|
5962-9310510QXA
(MG80486DX2-66)
|
|
|
|
CPU-Typ:
Kern:
Sockel:
CPU-Takt:
Bustakt:
Taktmultiplikator:
FPU:
Busbreite:
Level1 Cache:
Transistoren:
Technologie:
Produktionsdatum:
|
|
|
|
168-pin CPGA
P24 / P24S
2/3
66 MHz
33 MHz
x 2
ja
32 Bit
8 KB
1.200.000
CHMOS 0,6 µm
|
|
|
|
|
Temperaturbereich -??°C bis +??°C
|
|
|
|
A80486DX2-40
|
|
|
|
|
168-pin CPGA
P24 / P24S
2/3
40 MHz
20 MHz
x 2
ja
32 Bit
8 KB
1.200.000
CHMOS V 0,8 µm
SX722
29/1993
|
|
|
|
|
A80486DX2-50
|
|
|
|
|
168-pin CPGA
P24 / P24S
2/3
50 MHz
25 MHz
x 2
ja
32 Bit
8 KB
1.200.000
CHMOS V 0,8 µm
SX641
40/1992
|
|
|
|
|
A80486DX2-50/SA
|
|
|
|
CPU-Typ:
Kern:
Sockel:
CPU-Takt:
Bustakt:
Taktmultiplikator:
FPU:
Busbreite:
Level1 Cache:
Transistoren:
Technologie:
sSpec:
Produktionsdatum:
|
|
|
|
168-pin CPGA
P24 / P24S
2/3
50 MHz
25 MHz
x 2
ja
32 Bit
8 KB
1.200.000
CHMOS V 0,8 µm
|
|
|
|
|
Prozessor mit OEM-Kühler
|
|
|
|
A80486DX2-50 &E5V1X
|
|
|
|
CPU-Typ:
Kern:
Sockel:
CPU-Takt:
Bustakt:
Taktmultiplikator:
FPU:
Busbreite:
Level1 Cache:
Transistoren:
Technologie:
sSpec:
Produktionsdatum:
|
|
|
|
168-pin CPGA
P24 / P24S
2/3
50 MHz
25 MHz
x 2
ja
32 Bit
8 KB
1.200.000
CHMOS V 0,8 µm
SX808
17/1994
|
|
|
|
|
SL enhanced mit Power-Management Funktionen
|
|
|
|
A80486DX2-50 &EW5V1X
|
|
|
|
CPU-Typ:
Kern:
Sockel:
CPU-Takt:
Bustakt:
Taktmultiplikator:
FPU:
Busbreite:
Level1 Cache:
Transistoren:
Technologie:
sSpec:
Produktionsdatum:
|
|
|
|
168-pin CPGA
P24 / P24S
2/3
50 MHz
25 MHz
x 2
ja
32 Bit
8 KB
1.200.000
CHMOS V 0,8 µm
SX954
03/1995
|
|
|
|
|
CPU mit write-back Cache
SL enhanced mit Power-Management Funktionen
|
|
|
|
A80486DX2-50 SA5V1X
|
|
|
|
CPU-Typ:
Kern:
Sockel:
CPU-Takt:
Bustakt:
Taktmultiplikator:
FPU:
Busbreite:
Level1 Cache:
Transistoren:
Technologie:
sSpec:
Produktionsdatum:
|
|
|
|
168-pin CPGA
P24 / P24S
2/3
50 MHz
25 MHz
x 2
ja
32 Bit
8 KB
1.200.000
CHMOS V 0,8 µm
SX768
|
|
|
|
|
SL enhanced mit Power-Management Funktionen
|
|
|
|
A80486DX2-66
|
|
|
|
|
168-pin CPGA
P24 / P24S
2/3
66 MHz
33 MHz
x 2
ja
32 Bit
8 KB
1.200.000
CHMOS V 0,8 µm
SX645
42/1992
|
|
|
|
|
A80486DX2-66
|
|
|
|
CPU-Typ:
Kern:
Sockel:
CPU-Takt:
Bustakt:
Taktmultiplikator:
FPU:
Busbreite:
Level1 Cache:
Transistoren:
Technologie:
sSpec:
Produktionsdatum:
|
|
|
|
168-pin CPGA
P24 / P24S
2/3
66 MHz
33 MHz
x 2
ja
32 Bit
8 KB
1.200.000
CHMOS V 0,8 µm
SX759
41/1993
|
|
|
|
|
Boxed Prozessor
|
|
|
|
A80486DX2-66/DA
|
|
|
|
CPU-Typ:
Kern:
Sockel:
CPU-Takt:
Bustakt:
Taktmultiplikator:
FPU:
Busbreite:
Level1 Cache:
Transistoren:
Technologie:
sSpec:
Produktionsdatum:
|
|
|
|
168-pin CPGA
P24 / P24S
2/3
66 MHz
33 MHz
x 2
ja
32 Bit
8 KB
1.200.000
CHMOS V 0,8 µm
|
|
|
|
|
Prozessor mit OEM-Kühler
|
|
|
|
A80486DX2-66/SA
|
|
|
|
CPU-Typ:
Kern:
Sockel:
CPU-Takt:
Bustakt:
Taktmultiplikator:
FPU:
Busbreite:
Level1 Cache:
Transistoren:
Technologie:
sSpec:
Produktionsdatum:
|
|
|
|
168-pin CPGA
P24 / P24S
2/3
66 MHz
33 MHz
x 2
ja
32 Bit
8 KB
1.200.000
CHMOS V 0,8 µm
|
|
|
|
|
Prozessor mit OEM-Kühler
|
|
|
|
A80486DX2-66/SL
|
|
|
|
CPU-Typ:
Kern:
Sockel:
CPU-Takt:
Bustakt:
Taktmultiplikator:
FPU:
Busbreite:
Level1 Cache:
Transistoren:
Technologie:
sSpec:
Produktionsdatum:
|
|
|
|
168-pin CPGA
P24 / P24S
2/3
66 MHz
33 MHz
x 2
ja
32 Bit
8 KB
1.200.000
CHMOS V 0,8 µm
26/1994
|
|
|
|
|
Prozessor mit OEM-Kühler
SL enhanced mit Power-Management Funktionenr
|
|
|
|
A80486DX2-66 &E5V1X
|
|
|
|
CPU-Typ:
Kern:
Sockel:
CPU-Takt:
Bustakt:
Taktmultiplikator:
FPU:
Busbreite:
Level1 Cache:
Transistoren:
Technologie:
sSpec:
Produktionsdatum:
|
|
|
|
168-pin CPGA
P24 / P24S
2/3
66 MHz
33 MHz
x 2
ja
32 Bit
8 KB
1.200.000
CHMOS V 0,8 µm
SX807
08/1994
|
|
|
|
|
SL enhanced mit Power-Management Funktionen
|
|
|
|
A80486DX266 &E5V1X
|
|
|
|
CPU-Typ:
Kern:
Sockel:
CPU-Takt:
Bustakt:
Taktmultiplikator:
FPU:
Busbreite:
Level1 Cache:
Transistoren:
Technologie:
sSpec:
Produktionsdatum:
|
|
|
|
168-pin CPGA
P24 / P24S
2/3
66 MHz
33 MHz
x 2
ja
32 Bit
8 KB
1.200.000
CHMOS V 0,8 µm
SX911
10/1999
|
|
|
|
|
SL enhanced mit Power-Management Funktionen
|
|
|
|
A80486DX266 &E5V2X
|
|
|
|
CPU-Typ:
Kern:
Sockel:
CPU-Takt:
Bustakt:
Taktmultiplikator:
FPU:
Busbreite:
Level1 Cache:
Transistoren:
Technologie:
sSpec:
Produktionsdatum:
|
|
|
|
168-pin CPGA
P24 / P24S
2/3
66 MHz
33 MHz
x 2
ja
32 Bit
8 KB
1.200.000
CHMOS V 0,8 µm
SX911
15/1997
|
|
|
|
|
Mobile Prozessor
SL enhanced mit Power-Management Funktionen
|
|
|
|
A80486DX2-66 &EW5V1X
|
|
|
|
CPU-Typ:
Kern:
Sockel:
CPU-Takt:
Bustakt:
Taktmultiplikator:
FPU:
Busbreite:
Level1 Cache:
Transistoren:
Technologie:
sSpec:
Produktionsdatum:
|
|
|
|
168-pin CPGA
P24 / P24S
2/3
66 MHz
33 MHz
x 2
ja
32 Bit
8 KB
1.200.000
CHMOS V 0,8 µm
SX955
45/1994
|
|
|
|
|
CPU mit write-back Cache
SL enhanced mit Power-Management Funktionen
|
|
|
|
A80486DX2-66 &EW5V1X
|
|
|
|
CPU-Typ:
Kern:
Sockel:
CPU-Takt:
Bustakt:
Taktmultiplikator:
FPU:
Busbreite:
Level1 Cache:
Transistoren:
Technologie:
sSpec:
Produktionsdatum:
|
|
|
|
168-pin CPGA
P24 / P24S
2/3
66 MHz
33 MHz
x 2
ja
32 Bit
8 KB
1.200.000
CHMOS V 0,8 µm
SX955
44/1994
|
|
|
|
|
geöffnete CPU mit write-back Cache
SL enhanced mit Power-Management Funktionen
|
|
|
|
A80486DX2-66 &EW5V1X
|
|
|
|
CPU-Typ:
Kern:
Sockel:
CPU-Takt:
Bustakt:
Taktmultiplikator:
FPU:
Busbreite:
Level1 Cache:
Transistoren:
Technologie:
sSpec:
Produktionsdatum:
|
|
|
|
168-pin CPGA
P24 / P24S
2/3
66 MHz
33 MHz
x 2
ja
32 Bit
8 KB
1.200.000
CHMOS V 0,8 µm
SX955
05/1995
|
|
|
|
|
CPU mit write-back Cache
SL enhanced mit Power-Management Funktionen
|
|
|
|
A80486DX2-66 &E3V1X
|
|
|
|
CPU-Typ:
Kern:
Sockel:
CPU-Takt:
Bustakt:
Taktmultiplikator:
FPU:
Busbreite:
Level1 Cache:
Transistoren:
Technologie:
sSpec:
Produktionsdatum:
|
|
|
|
168-pin CPGA
P24 / P24S
3
66 MHz
33 MHz
x 2
ja
32 Bit
8 KB
1.200.000
CHMOS V 0,8 µm
SK080
47/1994
|
|
|
|
|
Mobile Prozessor
SL enhanced mit Power-Management Funktionen
|
|
|
|
SB80486DX2-40 &E3V1X
|
|
|
|
CPU-Typ:
Kern:
Sockel:
CPU-Takt:
Bustakt:
Taktmultiplikator:
FPU:
Busbreite:
Level1 Cache:
Transistoren:
Technologie:
sSpec:
Produktionsdatum:
|
|
|
|
208-pin SQFP
P24 / P24S
40 MHz
20 MHz
x 2
ja
32 Bit
8 KB
1.200.000
CHMOS V 0,8 µm
SX809
46/1993
|
|
|
|
|
Mobile Prozessor, SL enhanced mit Power-Management Funktionen
|
|
|
|
SB80486DX2-40 SC3V1X
|
|
|
|
CPU-Typ:
Kern:
Sockel:
CPU-Takt:
Bustakt:
Taktmultiplikator:
FPU:
Busbreite:
Level1 Cache:
Transistoren:
Technologie:
sSpec:
Produktionsdatum:
|
|
|
|
208-pin SQFP
P24 / P24S
40 MHz
20 MHz
x 2
ja
32 Bit
8 KB
1.200.000
CHMOS V 0,8 µm
SX769
|
|
|
|
|
Mobile Prozessor, SL enhanced mit Power-Management Funktionen
|
|
|
|
SB80486DX2-50 &E3V1X
|
|
|
|
CPU-Typ:
Kern:
Sockel:
CPU-Takt:
Bustakt:
Taktmultiplikator:
FPU:
Busbreite:
Level1 Cache:
Transistoren:
Technologie:
sSpec:
Produktionsdatum:
|
|
|
|
208-pin SQFP
P24 / P24S
50 MHz
25 MHz
x 2
ja
32 Bit
8 KB
1.200.000
CHMOS V 0,8 µm
SX920
49/1994
|
|
|
|
|
Mobile Prozessor, SL enhanced mit Power-Management Funktionen
|
|
|
|
SB80486DX2-50 &E3V1X
|
|
|
|
CPU-Typ:
Kern:
Sockel:
CPU-Takt:
Bustakt:
Taktmultiplikator:
FPU:
Busbreite:
Level1 Cache:
Transistoren:
Technologie:
sSpec:
Produktionsdatum:
|
|
|
|
208-pin SQFP
P24 / P24S
50 MHz
25 MHz
x 2
ja
32 Bit
8 KB
1.200.000
CHMOS V 0,8 µm
SX920
47/1994
|
|
|
|
|
Mobile Prozessor auf einem CPU Board für Notebooks bzw. Laptops
SL enhanced mit Power-Management Funktionen
|
|
|
|
|
