|
|
 |
|
|
Markteinführung der NexGen RISC86 Prozessoren war im März 1994. Diese Prozessoren können aufgrund der RISC-Architektur nur auf speziell diesen CPU-Typ unterstützenden Hauptplatinen eingesetzt werden. Die Schnittstelle zum Mainboard bildet ein NexGen-Sockel mit 463 Löchern zur Aufnahme der Anschlußkontakte der NexGen Prozessoren.
|
|
|
|
|
3.500.000 Transistoren
0,5 µm / 0,44 µm CMOS Fertigungstechnologie
superscalare Architektur (2 Befehle können je Takt gleichzeitig ausgeführt werden)
“F”-Version mit integrierter FPU
MMU (Memory Management Unit)
32 KB L1 Cache (jeweils 16 KB Befehls- und write-back Daten-Cache)
On-Chip L2 Cache-Controller
Verwendung des Performance Rating
|
|
|
|
|
|
NexGen Nx586
|
|
|
|
CPU-Typ:
Sockel:
CPU-Takt:
Bustakt:
Taktmultiplikator:
FPU:
Busbreite:
Level1 Cache:
Transistoren:
Technologie:
|
|
|
|
463-Pin CPGA
NexGen
?? MHz
?? MHz
x 2,0 (fix)
nein
64 Bit
32 KB (16/16)
3.500.000
CMOS 0,5 µm
|
|
|
|
|
Prozessor ohne Taktangabe
|
|
|
|
NexGen Nx586-P75
|
|
|
|
|
463-Pin CPGA
NexGen
70 MHz
35 MHz
x 2,0 (fix)
nein
64 Bit
32 KB (16/16)
3.500.000
CMOS 0,5 µm
|
|
|
|
|
NexGen Nx586-P80
|
|
|
|
|
463-Pin CPGA
NexGen
75 MHz
37,5 MHz
x 2,0 (fix)
nein
64 Bit
32 KB (16/16)
3.500.000
CMOS 0,5 µm
|
|
|
|
|
NexGen Nx586-P90
|
|
|
|
|
463-Pin CPGA
NexGen
84 MHz
42,0 MHz
x 2,0 (fix)
nein
64 Bit
32 KB (16/16)
3.500.000
CMOS 0,5 µm
|
|
|
|
|
NexGen Nx586-P100
|
|
|
|
CPU-Typ:
Sockel:
CPU-Takt:
Bustakt:
Taktmultiplikator:
FPU:
Busbreite:
Level1 Cache:
Transistoren:
Technologie:
|
|
|
|
463-Pin CPGA
NexGen
93 MHz
46,5 MHz
x 2,0 (fix)
nein
64 Bit
32 KB (16/16)
3.500.000
CMOS 0,5 µm
|
|
|
|
|
NexGen Nx586-P100
|
|
|
|
|
463-Pin CPGA
NexGen
93 MHz
46,5 MHz
x 2,0 (fix)
nein
64 Bit
32 KB (16/16)
3.500.000
CMOS 0,5 µm
|
|
|
|
|
NexGen Nx586-P110
|
|
|
|
|
463-Pin CPGA
NexGen
102 MHz
51,0 MHz
x 2,0 (fix)
nein
64 Bit
32 KB (16/16)
3.500.000
CMOS 0,5 µm
|
|
|
|
|
NexGen Nx586-P120
|
|
|
|
|
463-Pin CPGA
NexGen
111 MHz
55,5 MHz
x 2,0 (fix)
nein
64 Bit
32 KB (16/16)
3.500.000
CMOS 0,44µm
|
|
|
|
|
NexGen Nx586-P133
|
|
|
|
CPU-Typ:
Sockel:
CPU-Takt:
Bustakt:
Taktmultiplikator:
FPU:
Busbreite:
Level1 Cache:
Transistoren:
Technologie:
|
|
|
|
463-Pin CPGA
NexGen
120 MHz
60 MHz
x 2,0 (fix)
nein
64 Bit
32 KB (16/16)
3.500.000
CMOS 0,44µm
|
|
|
|
|
|
|
|
|
|
4.200.000 Transistoren
0,44 µm CMOS Fertigungstechnologie
superscalare Architektur (2 Befehle können je Takt gleichzeitig ausgeführt werden)
“F”-Version mit integrierter FPU
MMU (Memory Management Unit)
32 KB L1 Cache (jeweils 16 KB Befehls- und write-back Daten-Cache)
On-Chip L2 Cache-Controller
Verwendung des Performance Rating
|
|
|
|
|
|
NexGen Nx586 PF100
|
|
|
|
|
463-Pin CPGA
NexGen
93 MHz
46,5 MHz
x 2,0 (fix)
ja
64 Bit
32 KB (16/16)
4.200.000
CMOS 0,44 µm
|
|
|
|
|
NexGen Nx586 PF110
|
|
|
|
CPU-Typ:
Sockel:
CPU-Takt:
Bustakt:
Taktmultiplikator:
FPU:
Busbreite:
Level1 Cache:
Transistoren:
Technologie:
|
|
|
|
463-Pin CPGA
NexGen
102 MHz
51,0 MHz
x 2,0 (fix)
ja
64 Bit
32 KB (16/16)
4.200.000
CMOS 0,44 µm
|
|
|
|
Prozessorübersicht:
|
|
NexGen RISC86 Serie:
|
|
|
|
 |
|
