|
|
 |
|
|
Markteinführung der AMD Turion 64 X2 Prozessoren war am 17.05.2006. Entwickelt wurde diese Prozessorfamilie speziell für den mobilen Einsatz in Laptops und Notebooks. Die Mikroarchitektur der Turion 64 X2 Prozessoren stammt vom “K8” Athlon 64 ab, wurde jedoch auf einen niedrigen Energieverbrauch hin optimiert, um möglichst lange Laufzeiten mobiler Geräte im Akkubetrieb zu ermöglichen. Die Schnittstelle zum Mainboard ist der Sockel S1.
AMD Turion 64 X2 “Taylor (Revision BH-F2)”
|
|
|
|
|
K8 Dual-Core Mikroarchitektur
154.000.000 Transistoren
90 nm SOI Fertigungsprozess
AMD64 Technologie
HyperTransport Technologie mit 800 MHz (1600 MT/s / 3,2 GB/s)
3DNow! Technologie, MMX, SSE, SSE2 und SSE3
unterstützt NX-Bit, PowerNow! und AMDs Virtualisations Technologie “Pacifica”
je Kern 128 KB L1 Cache (jeweils 64 KB Befehls- und write-back Daten-Cache)
je Kern 256 KB L2 Cache
kann bis zu 262.114 GB Speicher adressieren
Dual-Channel Speicherbus Ordering Information / AMD K8 Gesamtübersicht
|
|
|
|
|
|
 |
|
 |
|
Turion 64 X2 TL-50
|
|
|
|
CPU-Typ:
Kern:
Revision:
Stepping:
Sockel:
CPU-Takt:
Systemtakt:
Busbreite:
L1 Cache:
L2 Cache:
Transistoren:
Fertigungsprozess:
Produktionsdatum:
|
|
|
|
638-Pin LOµPGA
Taylor
BH-F2
LDB5F
S1g1
1600 MHz
800 MHz HT
64 Bit
2 x 128 KB (64/64)
2 x 256 KB
154.000.000
90 nm SOI
35/2006
|
|
|
|
|
OPN: TMDTL50HAX4CT
|
|
|
|
|
|
|
AMD Turion 64 X2 “Trinidad (Revision BH-F2)”
|
|
|
|
|
K8 Dual-Core Mikroarchitektur
154.000.000 Transistoren
90 nm SOI Fertigungsprozess
AMD64 Technologie
HyperTransport Technologie mit 800 MHz (1600 MT/s / 3,2 GB/s)
3DNow! Technologie, MMX, SSE, SSE2 und SSE3
unterstützt NX-Bit, PowerNow! und AMDs Virtualisations Technologie “Pacifica”
je Kern 128 KB L1 Cache (jeweils 64 KB Befehls- und write-back Daten-Cache)
je Kern 512 KB L2 Cache
kann bis zu 262.114 GB Speicher adressieren
Dual-Channel Speicherbus Ordering Information / AMD K8 Gesamtübersicht
|
|
|
|
|
|
Turion 64 X2 TL-52
Engineering Sample
|
|
|
|
CPU-Typ:
Kern:
Revision:
Stepping:
Sockel:
CPU-Takt:
Systemtakt:
Busbreite:
L1 Cache:
L2 Cache:
Transistoren:
Fertigungsprozess:
Produktionsdatum:
|
|
|
|
638-Pin LOµPGA
Trinidad
BH-F2
VDB5F
S1g1
1600 MHz
800 MHz HT
64 Bit
2 x 128 KB (64/64)
2 x 512 KB
154.000.000
90 nm SOI
|
|
|
14100080010
|
|
OPN: ZMDTL52HAX5CT
|
|
|
|
Turion 64 X2 TL-52
|
|
|
|
CPU-Typ:
Kern:
Revision:
Stepping:
Sockel:
CPU-Takt:
Systemtakt:
Busbreite:
L1 Cache:
L2 Cache:
Transistoren:
Fertigungsprozess:
Produktionsdatum:
|
|
|
|
638-Pin LOµPGA
Trinidad
BH-F2
LDBDF
S1g1
1600 MHz
800 MHz HT
64 Bit
2 x 128 KB (64/64)
2 x 512 KB
154.000.000
90 nm SOI
01/2007
|
|
|
|
|
OPN: TMDTL52HAX5CT
|
|
|
|
Turion 64 X2 TL-56
|
|
|
|
CPU-Typ:
Kern:
Revision:
Stepping:
Sockel:
CPU-Takt:
Systemtakt:
Busbreite:
L1 Cache:
L2 Cache:
Transistoren:
Fertigungsprozess:
Produktionsdatum:
|
|
|
|
638-Pin LOµPGA
Trinidad
BH-F2
LDBDF
S1g1
1800 MHz
800 MHz HT
64 Bit
2 x 128 KB (64/64)
2 x 512 KB
154.000.000
90 nm SOI
25/2007
|
|
|
|
|
OPN: TMDTL56HAX5CT
|
|
|
|
Turion 64 X2 TL-58
|
|
|
|
CPU-Typ:
Kern:
Revision:
Stepping:
Sockel:
CPU-Takt:
Systemtakt:
Busbreite:
L1 Cache:
L2 Cache:
Transistoren:
Fertigungsprozess:
Produktionsdatum:
|
|
|
|
638-Pin LOµPGA
Trinidad
BH-F2
S1g1
1900 MHz
800 MHz HT
64 Bit
2 x 128 KB (64/64)
2 x 512 KB
154.000.000
90 nm SOI
|
|
|
|
|
OPN: TMDTL58HAX5CT
|
|
|
|
Turion 64 X2 TL-60
|
|
|
|
CPU-Typ:
Kern:
Revision:
Stepping:
Sockel:
CPU-Takt:
Systemtakt:
Busbreite:
L1 Cache:
L2 Cache:
Transistoren:
Fertigungsprozess:
Produktionsdatum:
|
|
|
|
638-Pin LOµPGA
Trinidad
BH-F2
S1g1
2000 MHz
800 MHz HT
64 Bit
2 x 128 KB (64/64)
2 x 512 KB
154.000.000
90 nm SOI
|
|
|
|
|
OPN: TMDTL60HAX5CT
|
|
|
|
Turion 64 X2 TL-62
|
|
|
|
CPU-Typ:
Kern:
Revision:
Stepping:
Sockel:
CPU-Takt:
Systemtakt:
Busbreite:
L1 Cache:
L2 Cache:
Transistoren:
Fertigungsprozess:
Produktionsdatum:
|
|
|
|
638-Pin LOµPGA
Trinidad
BH-F2
S1g1
2100 MHz
800 MHz HT
64 Bit
2 x 128 KB (64/64)
2 x 512 KB
154.000.000
90 nm SOI
|
|
|
|
|
OPN: TMDTL62HAX5CT
|
|
|
|
Turion 64 X2 TL-64
|
|
|
|
CPU-Typ:
Kern:
Revision:
Stepping:
Sockel:
CPU-Takt:
Systemtakt:
Busbreite:
L1 Cache:
L2 Cache:
Transistoren:
Fertigungsprozess:
Produktionsdatum:
|
|
|
|
638-Pin LOµPGA
Trinidad
BH-F2
S1g1
2200 MHz
800 MHz HT
64 Bit
2 x 128 KB (64/64)
2 x 512 KB
154.000.000
90 nm SOI
|
|
|
|
|
OPN: TMDTL64HAX5CT
|
|
|
|
|
AMD Turion 64 X2 “Tyler (Revision BH-G1)”
|
|
|
|
|
K8 Dual-Core Mikroarchitektur
164.000.000 Transistoren
65 nm SOI Fertigungsprozess
AMD64 Technologie
HyperTransport Technologie mit 800 MHz (1600 MT/s / 3,2 GB/s)
3DNow! Technologie, MMX, SSE, SSE2 und SSE3
unterstützt NX-Bit, PowerNow! und AMDs Virtualisations Technologie “Pacifica”
je Kern 128 KB L1 Cache (jeweils 64 KB Befehls- und write-back Daten-Cache)
je Kern 512 KB L2 Cache
kann bis zu 262.114 GB Speicher adressieren
Dual-Channel Speicherbus Ordering Information / AMD K8 Gesamtübersicht
|
|
|
|
|
|
Turion 64 X2 TL-56
|
|
|
|
CPU-Typ:
Kern:
Revision:
Stepping:
Sockel:
CPU-Takt:
Systemtakt:
Busbreite:
L1 Cache:
L2 Cache:
Transistoren:
Fertigungsprozess:
Produktionsdatum:
|
|
|
|
638-Pin LOµPGA
Tyler
BH-G1
LDB5F
S1g1
1800 MHz
800 MHz HT
64 Bit
2 x 128 KB (64/64)
2 x 512 KB
164.000.000
65 nm SOI
33/2007
|
|
|
|
|
OPN: TMDTL56HAX5DC
|
|
|
|
Turion 64 X2 TL-58
|
|
|
|
CPU-Typ:
Kern:
Revision:
Stepping:
Sockel:
CPU-Takt:
Systemtakt:
Busbreite:
L1 Cache:
L2 Cache:
Transistoren:
Fertigungsprozess:
Produktionsdatum:
|
|
|
|
638-Pin LOµPGA
Tyler
BH-G1
CAARG
S1g1
1900 MHz
800 MHz HT
64 Bit
2 x 128 KB (64/64)
2 x 512 KB
164.000.000
65 nm SOI
31/2007
|
|
|
|
|
OPN: TMDTL58HAX5DC
|
|
|
|
Turion 64 X2
Engineering Sample
|
|
|
|
CPU-Typ:
Kern:
Revision:
Stepping:
Sockel:
CPU-Takt:
Systemtakt:
Busbreite:
L1 Cache:
L2 Cache:
Transistoren:
Fertigungsprozess:
Produktionsdatum:
|
|
|
|
638-Pin LOµPGA
Trinidad
BH-F2
VAAGG
S1g1
2000 MHz
800 MHz HT
64 Bit
2 x 128 KB (64/64)
2 x 512 KB
164.000.000
90 nm SOI
|
|
|
15100096013
|
|
OPN: ZMD2000HUX566
|
|
|
|
Turion 64 X2 TL-60
|
|
|
|
CPU-Typ:
Kern:
Revision:
Stepping:
Sockel:
CPU-Takt:
Systemtakt:
Busbreite:
L1 Cache:
L2 Cache:
Transistoren:
Fertigungsprozess:
Produktionsdatum:
|
|
|
|
638-Pin LOµPGA
Tyler
BH-G1
CAARG
S1g1
2000 MHz
800 MHz HT
64 Bit
2 x 128 KB (64/64)
2 x 512 KB
164.000.000
65 nm SOI
32/2007
|
|
|
|
|
OPN: TMDTL60HAX5DC
|
|
|
|
Turion 64 X2 TL-64
|
|
|
|
CPU-Typ:
Kern:
Revision:
Stepping:
Sockel:
CPU-Takt:
Systemtakt:
Busbreite:
L1 Cache:
L2 Cache:
Transistoren:
Fertigungsprozess:
Produktionsdatum:
|
|
|
|
638-Pin LOµPGA
Tyler
BH-G1
CAARG
S1g1
2200 MHz
800 MHz HT
64 Bit
2 x 128 KB (64/64)
2 x 512 KB
164.000.000
65 nm SOI
40/2007
|
|
|
|
|
OPN: TMDTL64HAX5DC
|
|
|
|
Turion 64 X2 TL-66
|
|
|
|
CPU-Typ:
Kern:
Revision:
Stepping:
Sockel:
CPU-Takt:
Systemtakt:
Busbreite:
L1 Cache:
L2 Cache:
Transistoren:
Fertigungsprozess:
Produktionsdatum:
|
|
|
|
638-Pin LOµPGA
Tyler
BH-G1
S1g1
2300 MHz
800 MHz HT
64 Bit
2 x 128 KB (64/64)
2 x 512 KB
164.000.000
65 nm SOI
|
|
|
|
|
OPN: TMDTL66HAX5DC
|
|
|
|
|
AMD Turion 64 X2 “Tyler (Revision BH-G2)”
Low-Power Prozessor
|
|
|
|
|
K8 Dual-Core Mikroarchitektur
164.000.000 Transistoren
65 nm SOI Fertigungsprozess
AMD64 Technologie
HyperTransport Technologie mit 800 MHz (1600 MT/s / 3,2 GB/s)
3DNow! Technologie, MMX, SSE, SSE2 und SSE3
unterstützt NX-Bit, PowerNow! und AMDs Virtualisations Technologie “Pacifica”
je Kern 128 KB L1 Cache (jeweils 64 KB Befehls- und write-back Daten-Cache)
je Kern 512 KB L2 Cache
kann bis zu 262.114 GB Speicher adressieren
Dual-Channel Speicherbus Ordering Information / AMD K8 Gesamtübersicht
|
|
|
|
|
|
Turion 64 X2 L510
|
|
|
|
CPU-Typ:
Kern:
Revision:
Stepping:
Sockel:
CPU-Takt:
Systemtakt:
Busbreite:
L1 Cache:
L2 Cache:
Transistoren:
Fertigungsprozess:
Produktionsdatum:
|
|
|
|
638-Pin LOµPGA
Tyler
BH-G2
S1g1
1600 MHz
800 MHz HT
64 Bit
2 x 128 KB (64/64)
2 x 512 KB
164.000.000
65 nm SOI
|
|
|
|
|
OPN: TMEL510HAX5DM
Low-Power Prozessor
|
|
|
|
|
AMD Turion 64 X2 “Tyler (Revision BH-G2)”
|
|
|
|
|
K8 Dual-Core Mikroarchitektur
164.000.000 Transistoren
65 nm SOI Fertigungsprozess
AMD64 Technologie
HyperTransport Technologie mit 800 MHz (1600 MT/s / 3,2 GB/s)
3DNow! Technologie, MMX, SSE, SSE2 und SSE3
unterstützt NX-Bit, PowerNow! und AMDs Virtualisations Technologie “Pacifica”
je Kern 128 KB L1 Cache (jeweils 64 KB Befehls- und write-back Daten-Cache)
je Kern 512 KB L2 Cache
kann bis zu 262.114 GB Speicher adressieren
Dual-Channel Speicherbus Ordering Information / AMD K8 Gesamtübersicht
|
|
|
|
|
|
Turion 64 X2 TL-56
|
|
|
|
CPU-Typ:
Kern:
Revision:
Stepping:
Sockel:
CPU-Takt:
Systemtakt:
Busbreite:
L1 Cache:
L2 Cache:
Transistoren:
Fertigungsprozess:
Produktionsdatum:
|
|
|
|
638-Pin LOµPGA
Tyler
BH-G2
S1g1
1800 MHz
800 MHz HT
64 Bit
2 x 128 KB (64/64)
2 x 512 KB
164.000.000
65 nm SOI
|
|
|
|
|
OPN: TMDTL56HAX5DM
|
|
|
|
Turion 64 X2 TL-58
|
|
|
|
CPU-Typ:
Kern:
Revision:
Stepping:
Sockel:
CPU-Takt:
Systemtakt:
Busbreite:
L1 Cache:
L2 Cache:
Transistoren:
Fertigungsprozess:
Produktionsdatum:
|
|
|
|
638-Pin LOµPGA
Tyler
BH-G2
S1g1
1900 MHz
800 MHz HT
64 Bit
2 x 128 KB (64/64)
2 x 512 KB
164.000.000
65 nm SOI
|
|
|
|
|
OPN: TMDTL58HAX5DM
|
|
|
|
Turion 64 X2 TL-60
|
|
|
|
CPU-Typ:
Kern:
Revision:
Stepping:
Sockel:
CPU-Takt:
Systemtakt:
Busbreite:
L1 Cache:
L2 Cache:
Transistoren:
Fertigungsprozess:
Produktionsdatum:
|
|
|
|
638-Pin LOµPGA
Tyler
BH-G2
CAABG
S1g1
2000 MHz
800 MHz HT
64 Bit
2 x 128 KB (64/64)
2 x 512 KB
164.000.000
65 nm SOI
01/2008
|
|
|
|
|
OPN: TMDTL60HAX5DM
|
|
|
|
Turion 64 X2 TL-62
|
|
|
|
CPU-Typ:
Kern:
Revision:
Stepping:
Sockel:
CPU-Takt:
Systemtakt:
Busbreite:
L1 Cache:
L2 Cache:
Transistoren:
Fertigungsprozess:
Produktionsdatum:
|
|
|
|
638-Pin LOµPGA
Tyler
BH-G2
S1g1
2100 MHz
800 MHz HT
64 Bit
2 x 128 KB (64/64)
2 x 512 KB
164.000.000
65 nm SOI
|
|
|
|
|
OPN: TMDTL62HAX5DM
|
|
|
|
Turion 64 X2 TL-64
|
|
|
|
CPU-Typ:
Kern:
Revision:
Stepping:
Sockel:
CPU-Takt:
Systemtakt:
Busbreite:
L1 Cache:
L2 Cache:
Transistoren:
Fertigungsprozess:
Produktionsdatum:
|
|
|
|
638-Pin LOµPGA
Tyler
BH-G2
S1g1
2200 MHz
800 MHz HT
64 Bit
2 x 128 KB (64/64)
2 x 512 KB
164.000.000
65 nm SOI
|
|
|
|
|
OPN: TMDTL64HAX5DM
|
|
|
|
Turion 64 X2 TL-66
|
|
|
|
CPU-Typ:
Kern:
Revision:
Stepping:
Sockel:
CPU-Takt:
Systemtakt:
Busbreite:
L1 Cache:
L2 Cache:
Transistoren:
Fertigungsprozess:
Produktionsdatum:
|
|
|
|
638-Pin LOµPGA
Tyler
BH-G2
S1g1
2300 MHz
800 MHz HT
64 Bit
2 x 128 KB (64/64)
2 x 512 KB
164.000.000
65 nm SOI
|
|
|
|
|
OPN: TMDTL66HAX5DM
|
|
|
|
Turion 64 X2 TL-68
|
|
|
|
CPU-Typ:
Kern:
Revision:
Stepping:
Sockel:
CPU-Takt:
Systemtakt:
Busbreite:
L1 Cache:
L2 Cache:
Transistoren:
Fertigungsprozess:
Produktionsdatum:
|
|
|
|
638-Pin LOµPGA
Tyler
BH-G2
S1g1
2400 MHz
800 MHz HT
64 Bit
2 x 128 KB (64/64)
2 x 512 KB
164.000.000
65 nm SOI
|
|
|
|
|
OPN: TMDTL68HAX5DM
|
|
|
