|
|
 |
|
|
Markteinführung der AMD Phenom II Triple-Core Mobile Prozessoren war am 12.05.2010.
AMD Phenom II Triple-Core Mobile “Champlain (Revision BL-C3)”
|
|
|
|
|
K10 Quad-Core Mikroarchitektur mit drei aktiven Prozessorkernen
300.000.000 Transistoren
45 nm SOI Fertigungsprozess
AMD64 Technologie
HyperTransport Technologie mit 1800 MHz (3600 MT/s / 7,2 GB/s)
3DNow! Technologie, MMX, SSE, SSE2, SSE3 und SSE4a
unterstützt Enhanced NX-Bit, PowerNow!, CoolCore Technologie, Advanced Bit Manipulation und AMDs Virtualisations Technologie
je Kern 128 KB L1 Cache (jeweils 64 KB Befehls- und Daten-Cache)
je Kern 512 KB L2 Cache
kann bis zu 262.114 GB Speicher adressieren
Dual-Channel Speicherbus Ordering Information / AMD K10 Gesamtübersicht
|
|
|
|
|
|
 |
|
 |
|
Mobile Phenom II X3 N830
|
|
|
|
CPU-Typ:
Kerne:
Revision:
Stepping:
Sockel:
CPU-Takt:
Systemtakt:
Busbreite:
L1 Cache:
L2 Cache:
L3 Cache:
Transistoren:
Fertigungsprozess:
Produktionsdatum:
|
|
|
|
638-Pin LOµPGA
Champlain
BL-C3
S1g4
2100 MHz
1800 MHz HT
64 Bit
3 x 128 KB (64/64)
3 x 512 KB
nein
300.000.000
45 nm SOI
|
|
|
|
|
OPN: HMN830DCR32GM
|
|
|
|
Mobile Phenom II X3 N850
|
|
|
|
CPU-Typ:
Kerne:
Revision:
Stepping:
Sockel:
CPU-Takt:
Systemtakt:
Busbreite:
L1 Cache:
L2 Cache:
L3 Cache:
Transistoren:
Fertigungsprozess:
Produktionsdatum:
|
|
|
|
638-Pin LOµPGA
Champlain
BL-C3
S1g4
2200 MHz
1800 MHz HT
64 Bit
3 x 128 KB (64/64)
3 x 512 KB
nein
300.000.000
45 nm SOI
|
|
|
|
|
OPN: HMN850DCR32GM
|
|
|
|
Mobile Phenom II X3 N870
|
|
|
|
CPU-Typ:
Kerne:
Revision:
Stepping:
Sockel:
CPU-Takt:
Systemtakt:
Busbreite:
L1 Cache:
L2 Cache:
L3 Cache:
Transistoren:
Fertigungsprozess:
Produktionsdatum:
|
|
|
|
638-Pin LOµPGA
Champlain
BL-C3
S1g4
2300 MHz
1800 MHz HT
64 Bit
3 x 128 KB (64/64)
3 x 512 KB
nein
300.000.000
45 nm SOI
|
|
|
|
|
OPN: HMN870DCR32GM
|
|
|
|
|
AMD Phenom II Triple-Core Mobile “Champlain (Revision BL-C3)”
|
|
|
|
|
K10 Quad-Core Mikroarchitektur mit drei aktiven Prozessorkernen
300.000.000 Transistoren
45 nm SOI Fertigungsprozess
AMD64 Technologie
HyperTransport Technologie mit 1800 MHz (3600 MT/s / 7,2 GB/s)
3DNow! Technologie, MMX, SSE, SSE2, SSE3 und SSE4a
unterstützt Enhanced NX-Bit, PowerNow!, CoolCore Technologie, Advanced Bit Manipulation und AMDs Virtualisations Technologie
je Kern 128 KB L1 Cache (jeweils 64 KB Befehls- und Daten-Cache)
je Kern 512 KB L2 Cache
kann bis zu 262.114 GB Speicher adressieren
Dual-Channel Speicherbus Ordering Information / AMD K10 Gesamtübersicht
|
|
|
|
|
|
Mobile Phenom II X3 P820
|
|
|
|
CPU-Typ:
Kerne:
Revision:
Stepping:
Sockel:
CPU-Takt:
Systemtakt:
Busbreite:
L1 Cache:
L2 Cache:
L3 Cache:
Transistoren:
Fertigungsprozess:
Produktionsdatum:
|
|
|
|
638-Pin LOµPGA
Champlain
BL-C3
S1g4
1800 MHz
1800 MHz HT
64 Bit
3 x 128 KB (64/64)
3 x 512 KB
nein
300.000.000
45 nm SOI
|
|
|
|
|
OPN: HMP820SGR32GM
|
|
|
|
Mobile Phenom II X3 P840
|
|
|
|
CPU-Typ:
Kerne:
Revision:
Stepping:
Sockel:
CPU-Takt:
Systemtakt:
Busbreite:
L1 Cache:
L2 Cache:
L3 Cache:
Transistoren:
Fertigungsprozess:
Produktionsdatum:
|
|
|
|
638-Pin LOµPGA
Champlain
BL-C3
S1g4
1900 MHz
1800 MHz HT
64 Bit
3 x 128 KB (64/64)
3 x 512 KB
nein
300.000.000
45 nm SOI
|
|
|
|
|
OPN: HMP840SGR32GM
|
|
|
|
Mobile Phenom II X3 P860
|
|
|
|
CPU-Typ:
Kerne:
Revision:
Stepping:
Sockel:
CPU-Takt:
Systemtakt:
Busbreite:
L1 Cache:
L2 Cache:
L3 Cache:
Transistoren:
Fertigungsprozess:
Produktionsdatum:
|
|
|
|
638-Pin LOµPGA
Champlain
BL-C3
S1g4
2000 MHz
1800 MHz HT
64 Bit
3 x 128 KB (64/64)
3 x 512 KB
nein
300.000.000
45 nm SOI
|
|
|
|
|
OPN: HMP860SGR32GM
|
|
|
