|
|
 |
|
|
Markteinführung der Intel Celeron Prozessoren war am 15.04.1998. Die ersten Modelle mit Covington Kern in S.E.P.P. Bauweise stammen direkt vom Pentium II ab, haben jedoch keinen L2 Cache. Gut 4 Monate nach Markteinführung brachte Intel den “Mendocino” Celeron mit 128 KB L2 Cache in den Handel, auf den, im Gegensatz zum Pentium II, mit vollem und nicht nur mit halben Prozessortakt zugegriffen wurde. Die Schnittstelle zum Mainboard ist bei Verkaufsstart der Slot 1.
Der Celeron wurde aufgrund seiner niedrigen Herstellungskosten vorrangig in kostengünstigen Budget PCs eingebaut.
Intel Celeron “Covington” Prozessoren
|
|
|
|
|
P6 Mikroarchitektur
7.500.000 Transistoren
0,25 µm Fertigungsprozess
64 Bit Datenbus
32 Bit Adressbus
MMX (57 zusätzliche SIMD-Befehle speziell für Multi-Media-Anwendungen)
MMU (Memory Management Unit)
32 KB L1 Cache (jeweils 16 KB Befehls- und write-back Daten-Cache)
0 KB L2 Cache
unterstützt bis zu 4 GB Speicher Ordering Information
|
|
|
|
|
|
 |
|
 |
|
Intel Celeron 266MHz
|
|
|
|
CPU-Typ:
Kern:
Sockel:
CPU-Takt:
Taktmultiplikator:
Bustakt:
Busbreite:
Level1 Cache:
Level2 Cache:
Transistoren:
Fertigungsprozess:
sSpec:
|
|
|
|
242-pin S.E.P.P.
PLGA
Covington
Slot 1
266 MHz
x 4,0
66 MHz
64/32 Bit
32 KB (16/16)
0 KB
7.500.000
0,25 µm
SL2QG
|
|
|
|
|
BX80523R266000
|
|
|
|
Intel Celeron 300MHz
|
|
|
|
CPU-Typ:
Kern:
Sockel:
CPU-Takt:
Taktmultiplikator:
Bustakt:
Busbreite:
Level1 Cache:
Level2 Cache:
Transistoren:
Fertigungsprozess:
sSpec:
|
|
|
|
242-pin S.E.P.P.
PLGA
Covington
Slot 1
300 MHz
x 4,5
66 MHz
64/32 Bit
32 KB (16/16)
0 KB
7.500.000
0,25 µm
SL2YP
|
|
|
|
|
BX80523R300000
|
|
|
|
|
|
|
Intel Celeron “Mendocino” Prozessoren
|
|
|
|
|
P6 Mikroarchitektur
19.000.000 Transistoren
0,25 µm Fertigungsprozess
64 Bit Datenbus
32 Bit Adressbus
MMX (57 zusätzliche SIMD-Befehle speziell für Multi-Media-Anwendungen)
MMU (Memory Management Unit)
32 KB L1 Cache (jeweils 16 KB Befehls- und write-back Daten-Cache)
128 KB L2 Cache
unterstützt bis zu 4 GB Speicher Ordering Information
|
|
|
|
|
|
Intel Celeron 300A MHz
|
|
|
|
CPU-Typ:
Kern:
Sockel:
CPU-Takt:
Taktmultiplikator:
Bustakt:
Busbreite:
Level1 Cache:
Level2 Cache:
Transistoren:
Fertigungsprozess:
sSpec:
|
|
|
|
242-pin S.E.P.P.
PLGA
Mendocino
Slot 1
300 MHz
x 4,5
66 MHz
64/32 Bit
32 KB (16/16)
128 KB
19.000.000
0,25 µm
SL2WM
|
|
|
|
|
80524RX300128
|
|
|
|
Intel Celeron 333MHz
|
|
|
|
CPU-Typ:
Kern:
Sockel:
CPU-Takt:
Taktmultiplikator:
Bustakt:
Busbreite:
Level1 Cache:
Level2 Cache:
Transistoren:
Fertigungsprozess:
sSpec:
|
|
|
|
242-pin S.E.P.P.
PLGA
Mendocino
Slot 1
333 MHz
x 5,0
66 MHz
64/32 Bit
32 KB (16/16)
128 KB
19.000.000
0,25 µm
SL2WN
|
|
|
|
|
80524RX333128
|
|
|
|
Intel Celeron 366MHz
|
|
|
|
CPU-Typ:
Kern:
Sockel:
CPU-Takt:
Taktmultiplikator:
Bustakt:
Busbreite:
Level1 Cache:
Level2 Cache:
Transistoren:
Fertigungsprozess:
sSpec:
|
|
|
|
242-pin S.E.P.P.
PLGA
Mendocino
Slot 1
366 MHz
x 5,5
66 MHz
64/32 Bit
32 KB (16/16)
128 KB
19.000.000
0,25 µm
SL376
|
|
|
|
|
80524RX366128
|
|
|
|
Intel Celeron 400MHz
|
|
|
|
CPU-Typ:
Kern:
Sockel:
CPU-Takt:
Taktmultiplikator:
Bustakt:
Busbreite:
Level1 Cache:
Level2 Cache:
Transistoren:
Fertigungsprozess:
sSpec:
|
|
|
|
242-pin S.E.P.P.
PLGA
Mendocino
Slot 1
400 MHz
x 6,0
66 MHz
64/32 Bit
32 KB (16/16)
128 KB
19.000.000
0,25 µm
SL39Z
|
|
|
|
|
80524RX400128
|
|
|
|
|
